CV-X1 PRO L8 · EVALUATION RELEASE r1
그룹 양자화 내적, 8레인.
INT4 가중치 × INT8 활성화, 8원소 그룹마다 스케일과 영점, INT32 포화 누산, 4칸 입력 FIFO, 256바이트 가중치 저장소. Duo 구성은 따로 스케줄되는 엔진 두 개를 나란히 둡니다. RTL을 공개합니다.
개발 문서 →Forge에서 실행 →
PRODUCTS
8레인부터 32레인까지의 RTL IP, 그리고 그것을 검증하는 도구.
Corvel은 저비트 추론용 합성 가능한 RTL을 반도체 IP 방식으로 라이선스합니다. 블록은 고객이 자기 칩에 넣습니다. 제품마다 무엇인지, 어디까지 검증했는지, 오늘 무엇을 가져갈 수 있는지 적었습니다.
Forge에서 실행 →
CV-GEMV · RESEARCH RTL
상주형 행렬-벡터 곱, W4A8.
행 엔진 P개 × 8레인, 32원소 그룹, INT64 행 누산기, 행마다 INT32 포화 한 번. 두 시뮬레이터로 검증했습니다. 양산 릴리스가 아닌 연구용 RTL이며 서면 평가 계약으로 제공합니다.
CV-GEMV →CORVEL FORGE · FREE TOOL
브라우저에서 돌아가는 RTL.
내 데이터로 교정하고, 실제 CV-X1 Pro RTL을 사이클 단위로 실행하고, Icarus Verilog 재현 키트로 내보냅니다. 입력은 내 기기 밖으로 나가지 않습니다.
Forge 열기 →나란히 보기
| CV-X1 Pro L8 | CV-GEMV | |
|---|---|---|
| 상태 | 평가 릴리스 r1 (2026-10-25) | 연구용 RTL |
| 연산 | 8원소 그룹마다 Σ(w − zp)·x × 스케일, 타일마다 INT32 포화(또는 랩어라운드) 누산 | 32원소 그룹마다 Σ(w − zp)·x × 스케일, INT64 행 누산, 행마다 INT32 포화 한 번 |
| 형식 | INT4 가중치, INT8 활성화, UINT8 스케일, 부호 있는 INT4 영점 | 같은 형식, 32원소 그룹 |
| 병렬도 | 사이클당 곱셈 8개(Duo는 엔진 2개) | 사이클당 곱셈 P × 8개, P는 ROWS의 약수 |
| 저장소 | 엔진마다 플립플롭 256바이트(가중치 512개) | 코어 밖. 합성 가능한 참조 메모리 제공 |
| 인터페이스 | ready/valid 입력·출력 스트림, 가중치 쓰기 포트 | 넓은 ready/valid 연구용 인터페이스, 메모리 읽기 포트 |
| 검증 | 작업 37개, 신호 표본 1,060,668개, Icarus Verilog 대비 불일치 0건, 형식 안전 속성 증명, Duo 작업 37개·표본 1,972,152개 | Icarus Verilog와 Verilator에서 시험 136개, 출력 행 120,700개를 독립 모델과 대조해 불일치 0건, 작은 구성에서 형식 안전 증명 |
| 합성 (Nangate45 typical 1.10V 25C, 목표 4.0 ns) | 표준 셀 25,311.0 µm², 셋업 여유 +0.74 ns, 융합하지 않은 기준 설계보다 셀 면적 14.74% 작음 | 연산부만 합성, 저장소 제외 |
| RTL 이용 | 공개: 평가용 열람·시뮬레이션·합성 | 서면 평가 계약 |
더 넓은 구성: 16레인과 32레인
같은 연산 계약(32원소 그룹마다 Σ(w − zp)·x × 스케일, 행마다 INT32 포화 한 번)을 행 엔진마다 사이클당 곱 16개, 32개로 넓힌 구성도 있습니다. 이 둘의 RTL은 공개하지 않고 서면 평가 계약으로 제공합니다. 아직 같은 조건 비교 흐름으로 재지 않았으므로 면적·타이밍·전력 수치는 싣지 않고, 검증한 사실만 적습니다.
| L16 (CV-QS16 1.0.0) | L32 | |
|---|---|---|
| 상태 | 평가용 소스 묶음 | 연구용 RTL |
| 병렬도 | 행 엔진 P개 × 사이클당 곱 16개 | 행 엔진 P개 × 사이클당 곱 32개 |
| 통합 | 동기 메모리 코어, 가중치·메타데이터를 상주시키는 APB3 참조 장치, 이식 가능한 C 드라이버 | 메모리 뱅크 2개, 명령 대기열 4칸, AXI 래퍼를 갖춘 연구용 서브시스템 |
| 검증 | 구성 6개, 기준 출력 행 304개, Verilator와 Icarus Verilog 사이 APB 표본 122,490개 대조, 작은 구성에서 유계 모델 검사와 귀납 증명 | 독립 재검증(2026-10-26)에서 첫 스냅샷의 시험 7개를 Icarus Verilog로 새로 컴파일해 출력 행 3,328개를 독립 정수 계산과 대조해 일치, 작은 구성에서 제어 속성을 유계 모델 검사(깊이 30)와 k-귀납(깊이 12)으로 증명, RTL 결함 1건(명령이 시작되는 순간의 메모리 쓰기를 받아들임)을 찾음. 지금 판에서 고쳤고, 고친 부분은 두 시뮬레이터로, 명령 대기열과 AXI 입력 폭도 다시 확인. 시험 7개와 증명은 지금 판에서 아직 다시 돌리지 않음 |
| 물리 결과 | 비교 흐름으로 아직 재지 않음 | 비교 흐름으로 아직 재지 않음 |
| RTL 이용 | 서면 평가 계약 | 서면 평가 계약 |
Corvel IP는 아직 실제 칩으로 만든 적이 없습니다. 위 수치는 RTL 시뮬레이션과 표준 셀 합성 결과이며 실리콘 측정값이 아닙니다. 자세한 내용: 검증 자료, 같은 조건 비교, 물리 구현, 통합 계약, 다운로드, 라이선스.