01 / CALIBRATE
내 데이터에 맞춰
정밀도를 고릅니다.
FP 입력을 그룹 INT4·INT8 형식으로 교정하고, 대칭 양자화 기준선과 오차를 비교합니다. 좋아지는 경우와 불리한 경우를 함께 확인하세요.
양자화 비교 →LOW-BIT COMPUTE. VERIFIED WITH YOUR WORKLOAD.
저비트 추론 IP.
내 입력으로 검증하다.
Corvel은 저비트 추론을 위한 CV-X1 Pro·CV-GEMV RTL IP를 설계하고 라이선스로 제공합니다. Corvel Forge에서 내 워크로드를 실행하고 검증하세요.
브라우저에서 실행 · 설치 없이 평가 · 입력은 내 기기 안에
CV-X1 / COMPUTE SUBSYSTEM모델 준비 중
CORVEL COMPUTE IP
CV-X1 Pro
INT4 × INT88 LANES
REPRODUCIBLE BY DESIGN
브라우저 모델과 Icarus를
동일한 입력 사이클로 대조했습니다.
37
경계 조건을 포함한 워크로드
1,060,668
사이클 전후 신호 비교
0
불일치 · 검증 근거 보기 ↗
CORVEL FORGE
평가에서 통합까지,
하나의 작업 흐름.
작은 연산 블록을 도입할 때도 실제 데이터와 시스템 제약은 다릅니다. Forge는 그 차이를 직접 확인하고 재현할 수 있게 합니다.
내 데이터에 맞춰
02 / EXECUTE
회로를 실행하고
상태를 들여다봅니다.
입력, 역압, 포화 조건을 바꿔 실제 RTL의 출력과 사이클을 확인합니다. FIFO와 파이프라인 상태까지 추적할 수 있습니다.
RTL 실행 →03 / INTEGRATE
결과와 근거를
개발 환경으로 가져갑니다.
내 입력에 맞춘 테스트벤치, RTL, 예상 출력과 파형을 함께 받습니다. 로컬에서 다시 실행하며 SoC 통합 조건을 검토하세요.
평가 키트 구성 →BUILT FOR A PRECISE JOB
연산은 작게.
통합 조건은 명확하게.
CV-X1 Pro는 그룹 양자화 내적을 처리하는 합성 가능한 마이크로 IP입니다. 스트리밍 입출력과 역압 제어를 갖춘 연산 블록으로 설계했습니다.
CV-X1 PRO / L8그룹 스케일을
그룹 스케일을
누산 경로에 결합합니다.
그룹별 영점 보정, 8개 병렬 곱셈과 트리 합산, 스케일 및 포화 누산이 세 단계로 이어집니다.
STAGE 1Fetch & DequantINT4 · zero point
STAGE 28-lane MACSigned dot product
STAGE 3Scale & AccINT32 · saturation
- 가중치 × 활성값
- INT4 × INT8
- 그룹 크기
- 8 elements
- 입력 FIFO
- 4 entries
- 온칩 레지스터 메모리
- 256 bytes / engine
현재 평가 구성은 플립플롭 기반 메모리를 포함합니다. 공정별 SRAM 매크로 통합과 물리 설계는 별도 프로젝트 범위입니다. Forge 고객형 내부 실증에서는 GF180MCU SRAM 매크로와 AXI를 붙인 맞춤 블록을 검수했습니다: 요청별 검수 결과.
EVIDENCE IS PART OF THE PRODUCT
수치 뒤의 근거까지
함께 전달합니다.
결과가 나온 설계 버전, 실행 조건, 원시 보고서를 연결합니다. 고객의 환경에서도 확인할 수 있어야 검증 자료입니다.
실행 결과를
독립 도구로 대조합니다.
- 브라우저 RTL 모델과 Icarus의 사이클 단위 비교
- 양수·음수 포화와 wrap, 역압 경계 검증
- 입력부터 결과까지 재현 가능한 평가 패키지
CURRENT EVALUATION RELEASE
설계와 시뮬레이션으로
확인한 범위를
정확하게 보여줍니다.
공개 자료는 RTL 평가와 라이브러리 기반 합성·타이밍 분석입니다. 제조된 칩의 성능이나 양산 이력을 나타내지 않습니다.
LET’S BUILD THE RIGHT BLOCK
필요한 연산부터
이야기해 주세요.
입력 형식, 처리량, 메모리 예산과 통합 환경을 알려주세요. 평가 키트부터 고객별 IP 통합 범위까지 함께 검토합니다.
SoC · FPGA · Edge compute
기술 평가 / 공동 개발 / 투자 문의